люблю такие темы! Ничего не понятно, но жуть как интересно
Может кто даст на время атапи
На это в описании стандарта нет ограничений. В случае CDD используются слова 24bit на канал, соответственно один фрейм (LRCK) тактируется как 24 * 2 BCK, и многие современные SoC поддерживают этот режим. Сложнее подобрать подходящий контроллер было бы в случае 32bit-слова на канал.
Спасибо, это дока умея уже есть, что-то я совсем запутался, по показаниям осцилографа вроде бы все сходится. Частота дискретизации 44100Гц(LRCK), BCK -2.116МГц, вроде бы все сростается, как Вы поняли что это не сигнал I2S?
---------- Сообщение добавлено 31.10.2015 в 19:17 ----------
Очень прикольный микроконтроллер. А при обработке I2S он может работать в режиме ASRC, или ему обязательно получать Master clock? Так же он может отдавать i2s поток на внешний dac?
Изменяющая частота дискретизации: не только 44.100 Гц, но и 2*44.100 Гц. При этом частоту BCK задает сам CD-транспорт, материнская плата CDD находится в режиме slave и подстраивается самостоятельно по частоте. В современных контроллерах обычно это происходит по FS (LRCK), но в CDD могут быть и свои нюансы.
Прикольно как раз то, что на него можно подать собственный произвольный MCLK, и по нему моделировать все что угодно, в пределах производительности. Его задача не обрабатывать I2S, а создавать. Потом все это обработает более мощный процессор SH-3 на материнской плате CDD.
Видимо, под этим и подразумевалась обработка входящего сигнала в режиме ASRC (?). CDD в этом плане очень удобен, можно попробовать разогнать шину и до 176.400 Гц (4*44.100 Гц).
В 3.3V не вижу проблемы.
Для декодирования и моделирования управляющих кодов сейчас приспособили STM32F4DISCOVERY.
В принципе, он справляется и с I2S, но если нагружать ядро вычислениями, иногда немного "гуляет" ширина LRCK относительно BCK на один такт, что пока не столь критично для экспериментов. Если "победим" этот момент, то станет возможным построить полное решение на относительно недорогом STM32.
Социальные закладки