Цитата Сообщение от HoSStiA Посмотреть сообщение
На это в описании стандарта нет ограничений. В случае CDD используются слова 24bit на канал, соответственно один фрейм (LRCK) тактируется как 24 * 2 BCK, и многие современные SoC поддерживают этот режим. Сложнее подобрать подходящий контроллер было бы в случае 32bit-слова на канал.
Спасибо, это дока умея уже есть, что-то я совсем запутался, по показаниям осцилографа вроде бы все сходится. Частота дискретизации 44100Гц(LRCK), BCK -2.116МГц, вроде бы все сростается, как Вы поняли что это не сигнал I2S?

---------- Сообщение добавлено 31.10.2015 в 19:17 ----------

Цитата Сообщение от HoSStiA Посмотреть сообщение
В 3.3V не вижу проблемы.

Для декодирования и моделирования управляющих кодов сейчас приспособили STM32F4DISCOVERY.
Нажмите на изображение для увеличения Название: stm32f4_discovery.jpg Просмотров: 0 Размер: 260.2 Кб ID: 883492
В принципе, он справляется и с I2S, но если нагружать ядро вычислениями, иногда немного "гуляет" ширина LRCK относительно BCK на один такт, что пока не столь критично для экспериментов. Если "победим" этот момент, то станет возможным построить полное решение на относительно недорогом STM32.
Очень прикольный микроконтроллер. А при обработке I2S он может работать в режиме ASRC, или ему обязательно получать Master clock? Так же он может отдавать i2s поток на внешний dac?