Цифровой FIR процессинг без переплат . Обсудим ?

Железяка готова.

Согласно техзадания питается о бортсети. Потребление 140мА при 14В.
Три переключаемых цифровых входа/выхода с возможностью любой регулировки, позволяемой плагином.
Аналоговый регулируемый выход.
Возможность спаривания с любым пультом ДУ.
Далее, согласно договорённости ждём отчёта о результатах.

Сообщение от Rover

Возможность спаривания с любым пультом ДУ

альповский пульт этот гад похоже не видит

---------- Сообщение добавлено 26.03.2015 в 23:49 ----------

Сообщение от alyks

да не такая уж там и сильная добавка, 20-30% макс

народ за % бьется, а вам 20-30% не такая уж сильная

Сообщение от alyks

разве что мид и саб перестает гадить и мягче играть.

ну тогда заодно меняейте ВЧ тракт, раз не слышите и там разницу

Тракт будьте любезны описать в катором проводили сравнение и каким способом сравнивали...

---------- Сообщение добавлено 26.03.2015 в 23:56 ----------

Сообщение от vasekbfg

какая разница какой , концептуальный вопрос - каким волшебным образом без преукрасов и разводилова по-жиже может вообще повыситься качество ИСХОДНИКА ?

Парни, ну научитесь уже внимательно читать, а заодно обдумывать то, что пишут люди явно больше вашего разбирающихся в сути вопроса. Тут разве кто-то говорил об изменении качества ИСХОДНИКА?

Специально для вас, чтобы не обижались на то что посылаю пользоваться кнопочкой поиска повторюсь. Чуда никакого нет.
Есть простая штука. Разработчки современных цапов со встроенным ЦФ первую стадию этого ЦФ (та которая апсемплит в 2 раза) делаю исходят из того, что людям уже впарили контент с 88/96 Fs. А значит можно экономить на кристале а также еще раз показать что такой контент лучше звучит.
В SRC же, первая стадия сделана качественно (вы можете например посмотреть на характеристики того же DIX4392).
Вот собственно и все "чудо": вы меняете первую (кривую) стадию ЦФ 1794 на ТАКУЮ ЖЕ но уже в нормальном SRC. Этим больны не только 1794, но и например изделия WM...

Если интересно покапаться поглубже поищите на вегалабы посты Агеева по данному вопросу (я кстати на них тут ссылки дублировал)

---------- Сообщение добавлено 26.03.2015 в 23:58 ----------

Сообщение от A!exT

алгоритм апсемплинга какой?

Леш, хрош стебатся над парнями. В конце концов они имеют право что-то не знать....

---------- Сообщение добавлено 27.03.2015 в 00:08 ----------

Сообщение от vasekbfg

Это КАК ? мы берем 24/48 подаем на цап , мы берем 24/48 конвертим в 24/96 подаем на цап .
Разный результат ?

тут есть лукавство еще вот какое. на самом деле вы подаете данные не на цап, а на связку ЦФ + ЦАП... Вспомните как раньше люди бились за выбор ЦФ (в те времена когда это были отдельные чипы). Собственно использование внешнего SRC в таком случае равносильно изменению ЦФ (который сейчас встроен в чип, где стоит так же цап).
По мне весь ЦФ стоило бы поменять, то это уже сильно дорого да и не оправдано в авто, где намного больше других глюков.
P.S. Часто те огрехи которые приписывают дельта сигмам (в противовес R-2R) на самом деле кривая работа их встроенных (и как следсиве супердешевых) ЦФ

Сообщение от andr_l

Леш, хрош стебатся над парнями.